

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 62243426
PUBLICATION DATE : 23-10-87


APPLICATION DATE : 16-04-86
APPLICATION NUMBER : 61088487

APPLICANT : CANON INC;

INVENTOR : NAGASAWA KENICHI;

INT.CL. : H03M 5/06 G11B 20/10 H04B 14/02
H04L 25/49 H04N 7/133

TITLE : DATA TRANSMISSION SYSTEM



ABSTRACT : PURPOSE: To suppress the DC component of a transmission data without increasing the redundancy with simple constitution by inverting a prescribed bit of a sample data.

CONSTITUTION: The 2nd and 4th bits of the inputted 4-bit data counted from the MSB are inverted respectively by inverters 25,26, the results are subject to P/S conversion 3 by using a clock to obtain an NRZ modulation. As a result, the CDS to data near the zero level is frequently '0', and when the frequency of generation near the zero level of the input data is high, the CD suppression effect is improved and when the data sampling the audio signal is an input data, no redundancy is given and the DC suppression is attained.

COPYRIGHT: (C)1987,JPO&Japio

THIS PAGE BLANK (USPTO)

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

昭62-243426

⑪ Int. Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和62年(1987)10月23日

H 03 M 5/06
G 11 B 20/10
H 04 B 14/02
H 04 L 25/49
H 04 N 7/133

6832-5J
D-6733-5D
7323-5K
A-7345-5K
Z-7060-5C

審査請求 未請求 発明の数 2 (全 10 頁)

⑭ 発明の名称 データ伝送システム

⑮ 特 願 昭61-88487

⑯ 出 願 昭61(1986)4月16日

⑰ 発 明 者 梶 田 素 一 川崎市高津区下野毛770番地 キャノン株式会社玉川事業
所内
⑰ 発 明 者 山 下 伸 逸 東京都大田区下丸子3丁目30番2号 キャノン株式会社内
⑰ 発 明 者 下 郡 山 信 東京都大田区下丸子3丁目30番2号 キャノン株式会社内
⑰ 発 明 者 長 沢 健 一 川崎市高津区下野毛770番地 キャノン株式会社玉川事業
所内
⑱ 出 願 人 キャノン株式会社 東京都大田区下丸子3丁目30番2号
⑲ 代 理 人 弁理士 丸島 儀一

明 細 書

1. 発明の名称

データ伝送システム

2. 特許請求の範囲

- (1) 零レベル近傍の発生頻度が高く、かつ零レベルを中心に対称な発生頻度分布を示す標本データを伝送するシステムであって、前記標本データの所定ビットを反転する手段を含むデータ処理手段を介して前記データをシリアル伝送することを特徴とするデータ伝送システム。
- (2) 前記データ処理手段は前記標本データのビット配列を変換する手段を含む特許請求の範囲第(1)項記載のデータ伝送システム。
- (3) 零レベル近傍の発生頻度が高く、かつ零レベルを中心に対称な発生頻度分布を示す標本データを伝送するシステムであって、前記標本データに所定のデータを加算する手段を含むデータ処理手段を介して前記データをシリアル伝送することを特徴とするデータ伝送システム。
- (4) 前記データ処理手段は前記標本データのビッ

ト配列を変換する手段を含む特許請求の範囲第(3)項記載のデータ伝送システム。

3. 発明の詳細な説明

(産業上の利用分野)

本願発明はデータ伝送システムに関し、特に零レベル近傍の発生頻度が高く、かつ零レベルを中心に対称な発生頻度分布を示す標本データを伝送するシステムに関するものである。

(従来の技術)

上述の如き標本データとしては例えばオーディオ信号を標本して得たデータ、ビデオ信号を標本し予測差分符号化して得たデータ等がある。この種のデータを伝送する場合、一般にシリアルデータとして伝送路へ出力するが、この際何らかのデジタル変調を施してやらねばならない。

第9図(A)、(B)は夫々、従来のデジタル変調回路の一例を示す図であり、第9図(A)は所謂NRZ変調回路、第9図(B)は所謂NRZI変調回路を示す。第9図(A)、(B)に於いて入力される標本データは所謂2'sコンプリメ

ント法による4ビットの平行データであり、最上位ビット(MSB)から順に端子1a, 1b, 1c, 1dより入力される。入力された4ビット平行データは平行シリアル変換器3に供給され、該変換器3から端子2より入力されるクロック信号に同期してMSBから順に出力されることになる。

このデータは第9図(A)に於いてはNRZ変調波として端子4aより出力される。一方第9図(B)に於いては上述のNRZ変調波はEXOR5に入力され、NRZ変調波が「1」の時Dフリップフロップ(DFP)6のQ出力を反転して出力する。DFP6は端子2に入力されているクロック信号により駆動され、DFP6のQ端子より周知のNRZI変調波が得られ端子4bより出力される。

第10図は-8~-7までの2'sコンプリメントデータの第9図(A), (B)の回路で変調した場合の波形状及びCDS(Code Digital Sum)値を示す図である。尚第10図に於けるNRZI変

3

り10ビットのデータに変換し、この10ビットデータとして2's値中よりDCの抑圧効果の高い2'sのパターンを選択的に出力する。この10ビットデータは第9図(B)に示す如きNRZI変調回路15によりシリアルデータに変換して、端子16より伝送路に供給する。これにより大きなDC抑圧効果を得ている。

第12図に於いて端子17より入力されたデータ系列に対して、M系列信号発生回路18より発生される疑似ランダムパターンとして周知のM系列信号とのmod 2の演算を演算回路19にて行って後端子20を介して伝送路へ出力する。これにより連続して0又は1の発生頻度が高い入力信号の場合にこれを変換でき、結果的に0又は1の連続パターンの発生頻度を下げることができ、DC抑圧効果を得ている。

(発明が解決しようとする問題点)

ところで、上述したNRZ変調波やNRZI変調波は2'sコンプリメントバイナリデータを直接変調したのでは、特に0レベル付近の信号を多く

調波は直前に伝送されたビットが「0」の場合の波形状を示し、CDS値は直前に伝送されたビットが「0」である場合と「1」である場合とを考慮して「±」もしくは「+」で示している。

一般にデジタル信号を伝送する場合に於いて、記録媒体等の伝送路に特性として直流成分を伝送できない場合が多い。従って伝送するデジタル信号の直流成分(DC)を抑圧するための手法も種々提案されている。

第11図、第12図は夫々DC抑圧のための従来のデータ伝送システムの構成例を示す図である。第11図に於いて端子11は16ビットの平行オーディオ標準データが入力される端子であり、この16ビットデータはデータ分割部12により2つの8ビットデータに分割され、夫々データセレクト13に供給される。セレクト4は上記2つの8ビットのデータを時分割12で出力し、8-10変換回路14に供給する。8-10変換回路14は周知の如く入力された8ビットのデータをROM等で構成される検索テーブルによ

4

含む信号の標準化データを変調した時直流成分を多く含んでしまうという問題点がある。

また第11図の如く8-10変換を用いる場合には、8ビットのデータを10ビットとするのであるから、冗長度が増し、伝送路上でのビットレートが高くなってしまい好ましくない。

また、第12図に示す如き疑似ランダムパターンを用いた変調方式にあっては、DC抑圧効果が十分ではない。

本発明は上述の如き背景下に於いて、冗長度を上げることなく、かつ極めて簡単な構成で伝送するデータのDC成分を抑圧することのできるデータ伝送システムを提供することを目的とする。

(問題点を解決するための手段)

かかる目的化に於いて、本願の第1の発明では零レベル近傍の発生頻度が高く、かつ零レベルを中心に対称な発生頻度分布を示す標準データを伝送するシステムにあって、前記標準データの所定ビットを反転する手段を含むデータ処理手段を介して前記データをシリアル伝送する構成としてい

る。また本願の第2の発明では、零レベル近傍の発生頻度が高く、かつ零レベルを中心に対称な発生頻度分布を示す標本データを伝送するシステムであって、前記標本データに所定のデータを加算する手段を含むデータ処理手段を介して前記データをシリアル伝送する構成としている。

(作用)

上述の如く構成に於いて前記所定ビット及び前記所定データを適宜決定することにより、冗長度を上げることなく、かつ極めて簡単な構成で伝送データのDC成分を抑圧することが可能になった。

(実施例)

第1図(A)、(B)は夫々本願発明のデータ伝送システムの実施例の要部構成を示す図であり、第1図(A)、(B)を含む以下の図面に於いて第9図(A)、(B)と同様の構成要素には同一番号を付し説明は省略する。第1図(A)、(B)の例ではNRZ、NRZI変調を行う前に、入力される4ビットデータのMSBから数え

7

第3図(A)、(B)は夫々本願発明のデータ伝送システムの他の実施例の要部構成を示す図、第4図は第3図(A)、(B)の構成に於ける入力データに対応する出力波形及びCDS値を示す図である。

第3図(A)、(B)の例ではNRZ、NRZI変調を行う前に、入力される4ビットデータのMSBから数えて第2ビットを反転器27により反転している。第4図より明らかな様に第3図(A)、(B)に示した実施例の構成によれば零レベルに対して正負にほぼ対称なCDS値となり、オーディオ信号の如く零レベルに対して正負対称な発生頻度分布を示す標本データが入力データであれば、変調波のDC抑圧を極めて効果的に行うことができる。

第5図(A)、(B)は夫々本願発明の更に他の実施例の要部構成を示す図、第6図は第5図(A)、(B)の構成に於ける入力データに対応する出力波形及びCDS値を示す図である。

第5図(A)、(B)の例ではNRZ、NRZ

で第2、第4ビットを夫々反転器25、26により反転している。

第2図は第1図(A)、(B)の構成に於ける入力データに対応する出力波形及びCDS値を示す図であり、図中変換データで示すデータはパラレルシリアル変換器3に入力されるデータである。尚、NRZI変調波形については第10図と同様に直前に伝送されたビットが0の場合のものである。またCDS値の「+」、「-」についても第10図の場合と同様である。これらは以下の実施例(第4図、第6図、第8図)についても同様である。

第2図より明らかな如く第1図(A)、(B)に示した実施例の構成によれば、零レベル近傍のデータに対するCDS値は0のものが多くなる。従って入力データの零レベル近傍の発生頻度が高い場合にはDC抑圧効果が極めて高いものである。従って、オーディオ信号を標本化したデータ等が入力データである場合、冗長度がなく、かつDC抑圧を行うことが可能となる。

8

I変調を行う前に、入力される4ビットデータのMSBから数えて第2、第4ビットを判定した後、パラレルシリアル変換器3に於いて出力される順序を逆に最下位ビット(LBS)からMSBとしている。

第6図より明らかな様に、第5図(A)の構成により出力されるNRZ変調波は零レベル近傍にCDS値が0の符号が集中し、かつCDS値の絶対値の大きい符号が正負に均等に分布される。また第5図(B)の構成により出力されるNRZI変調波は零レベル近傍にCDS値が0の符号が極めて高い割合で集中する。従って、前述の実施例と同様にオーディオ信号を標本化したデータ等が入力データである場合、DC抑圧効果が得られるものである。

第7図(A)、(B)は夫々本願発明の更に他の実施例の要部構成を示す図、第8図は第7図(A)、(B)の構成に於ける入力データに対応する出力波形及びCDS値を示す図である。

第7図(A)、(B)の例ではNRZ、NRZ

I変調を行う前に、入力される4ビットデータに対して定数9(1001)を加算器30で算術加算し、加算結果の下位4ビットをとってmod 16を演算し、更にパラレルシリアル変換器から出力される順序をLSBからMSBとなる様配列変換している。

第8図より明らかな様に第7図(A)、(B)の構成によればいずれも極めて発生確立の低いレベルの絶対値の大きい入力データに対してはCDS値の大きい符号が割り当てられることになる。従ってこの場合も同様に変調波のDC抑圧効果を得られる。

上述の各実施例に於いては4ビット標本データを入力データとした場合について説明を行ってきたが、一般に標本データがnビット($n > 0$ の整数)の場合も同様な効果を得ることができる。

また、特定ビット反転についても実施例では2例を上げて説明したが、他のビットの反転を行っても同様の効果を得られる。

さらに、ビット配列の変換も、ローテートその

11

第4図は第3図(A)、(B)の構成に於ける入力データに対応する出力波形及びCDS値を示す図。

第5図(A)、(B)は夫々本願発明の更に他の実施例の要部構成を示す図。

第6図は第5図(A)、(B)の構成に於ける入力データに対応する出力波形及びCDS値を示す図。

第7図(A)、(B)は夫々本願発明の更に他の実施例の要部構成を示す図。

第8図は第7図(A)、(B)の構成に於ける入力データに対応する出力波形及びCDS値を示す図。

第9図(A)、(B)は夫々従来のデジタル変調回路の一例を示す図。

第10図は第9図(A)、(B)に示す回路で変調した場合の波形及びCDS値を示す図。

第11図、第12図は夫々DC抑圧のための従来のデータ伝送システムの構成例を示す図である。

13

他の方法で行うことも可能であり、また、算術演算も固定値“9”を加算し、下位4ビットを用いる方法のみを示したが、他の算術演算でも、同様の効果を得ることができるものがあることは当然である。

〔発明の効果〕

以上説明した様に本願発明によれば零レベル近傍の発生頻度が高く、かつ零レベルを中心に対称な発生頻度分布を示す標本データを伝送する際、伝送するデータの冗長度を上げることなく、かつ簡単な構成で伝送データのDC抑圧効果を得ることができるものである。

4. 図面の簡単な説明

第1図(A)、(B)は夫々本願発明の実施例の要部構成を示す図。

第2図は第1図(A)、(B)の構成に於ける入力データに対応する出力波形及びCDS値を示す図。

第3図(A)、(B)は夫々本願発明の他の実施例の要部構成を示す図。



12

図中1a~1dは標本データの入力端子、3はパラレルシリアル変換器、25、26、27、28、29は夫々反転器、30は加算器である。

出願人 キヤノン株式会社



代理人 丸島 儀一






	変換データ	NRZ	CDS	NRZI	CDS
7	0010		-2		0
6	0011		0		±2
5	0000		-4		±4
4	0001		-2		±2
3	0110		0		±2
2	0111		+2		0
1	0100		-2		±2
0	0101		0		0
-1	1010		0		0
-2	1011		+2		±2
-3	1000		-2		±4
-4	1001		0		±2
-5	1110		+2		±2
-6	1111		+4		0
-7	1100		0		±2
-8	1101		+2		0

第2図




変換デ-タ	NRZ	CDS	NRZI	CDS
7 0011		0		±2
6 0010		-2		0
5 0001		-2		±2
4 0000		-4		±4
3 0111		+2		0
2 0110		0		±2
1 0101		0		0
0 0100		-2		±2
-1 1011		+2		±2
-2 1010		0		0
-3 1001		0		±2
-4 1000		-2		±4
-5 1111		+4		0
-6 1110		+2		±2
-7 1101		+2		0
-8 1100		0		±2

第4図




第5図(A)




第5図(B)

	変換デ-93	NRZ	CDS	NRZI	CDS
7	0100		-2		±2
6	1100		0		±2
5	0000		-4		±4
4	1000		-2		±4
3	0110		0		±2
2	1110		+2		±2
1	0010		-2		0
0	1010		0		0
-1	0101		0		0
-2	1101		+2		0
-3	0001		-2		±2
-4	1001		0		±2
-5	0111		+2		0
-6	1111		+4		0
-7	0011		0		±2
-8	1011		+2		±2

第6図





第7図(A)



第7図(B)


	変換デ-タ	NRZ	CDS	NRZI	CDS
7	0000	—	-4	—	±4
6	1111	—	+4	—	0
5	0111	—	+2	—	0
4	1011	—	+2	—	±2
3	0011	—	0	—	±2
2	1101	—	+2	—	0
1	0101	—	0	—	0
0	1001	—	0	—	±2
-1	0001	—	-2	—	±2
-2	1110	—	+2	—	±2
-3	0110	—	0	—	±2
-4	1010	—	0	—	0
-5	0010	—	-2	—	0
-6	1100	—	0	—	±2
-7	0100	—	-2	—	±2
-8	1000	—	-2	—	±4

第8図




2's Complement	NRZ 変調波	CDS	NRZI 変調波	CDS
7 0111		+3		0
6 0110		0		±2
5 0101		0		0
4 0100		-2		±2
3 0011		0		±2
2 0010		-2		0
1 0001		-2		±2
0 0000		-4		±4
-1 1111		+4		0
-2 1110		+2		±2
-3 1101		+2		0
-4 1100		0		±2
-5 1011		+2		±2
-6 1010		0		0
-7 1001		0		±2
-8 1000		-2		±4

第10図



第11図



第12図